— pllatinum sim tool
pllatinumsim-sw is a simulation tool that allows users to create detailed designs and simulations of our pllatinum™ integrated circuits, which include the lmx series of phase-locked loops (plls) and synthesizers.
超低相位本底噪声:-164dbc/hz(典型值)
超低传播延迟:< 575ps(最大值)
输出偏斜:20ps(最大值)
lmk1d1204:3mm × 3mm 16 引脚 vqfn (rgt) 封装
lmk1d1208:5mm × 5mm 28 引脚 vqfn (rhd) 封装
lmk1d120x 时钟缓冲器能够以超低的时钟分配偏斜,将两个可选时钟输入(in0 和 in1)之一分配给 4 或 8 对差分 lvds 时钟输出(out0 至 out7)。lmk1d12x 系列可接受两个时钟源传入一个输入多路复用器。输入可以为 lvds、lvpecl、lp-hcsl、hcsl、cml 或 lvcmos。
lmk1d12x 专为驱动 50ω 传输线路而设计。在以单端模式驱动输入的情况下,必须将 中所示的适当偏置电压施加到未使用的负输入引脚。
in_sel 引脚用于选择要发送到输出的输入。如果该引脚保持开路,该引脚将禁用输出(逻辑低电平)。该器件支持失效防护功能。该器件还整合了输入迟滞,可防止在没有输入信号的情况下输出随机振荡。
该器件可在 1.8v、2.5v 或 3.3v 电源环境下工作,温度范围是 –40°c 至 105°c(环境温度)。下表显示了 lmk1d12x 封装类型:
类型 | 标题 | 下载最新的英语版本 | 日期 | |||
---|---|---|---|---|---|---|
* | 数据表 | | | | | 2023年 6月 23日 |
如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。
pllatinumsim-sw is a simulation tool that allows users to create detailed designs and simulations of our pllatinum™ integrated circuits, which include the lmx series of phase-locked loops (plls) and synthesizers.
封装 | 引脚 | cad 符号、封装和 3d 模型 |
---|---|---|
16 |
推荐产品可能包含与 ti 此产品相关的参数、评估模块或参考设计。
所有内容均由 ti 和社区贡献者按“原样”提供,并不构成 ti 规范。请参阅。
如果您对质量、包装或订购 ti 产品有疑问,请参阅 。
minor bug fix